اولین عکس واضح از پردازنده EPYC ROME با ریزمعماری ZEN 2

[hd5870 9458]

 

 

پس از برگزاری رویداد جدید AMD ، اولین عکس واضح از پردازنده نسل بعدی EPYC با سوکت SP3r2 این شرکت با کد Rome منتشر شد.این پردازنده مولتی چیپ متشکل از تعداد 9 عدد قطعه سیلیکنی با نام جدید chiplets است که تعداد 4 سیلیکن زوج شده 8 هسته ای در اطراف و یک ماژول اتصال دهنده در وسط قرار گرفته است.با نگاهی به نسل اول پردازنده های EPYC به خصوص Ryzen Threadripper ها میبینیم که این پردازنده ها فاقد این رابط اتصال بودند و تنها تعداد 4 ماژول 8 هسته ای بر روی یک قطعه سیلیکنی قرار داشت.اکنون با معرفی نسل جدید پردازنده های EPYC با معماری ZEN2 مشاهده میشود که AMD به جهت دست یابی به بالاترین میزان عملکرد، اجزاءبه اصطلاح uncore  را از یکدیگر جدا قرار داده واین برای اولین بار است که در پردازنده MCM جدید Rome شاهد بکارگیری یک قطعه جدید به نام I / O die   با فرآیند ساخت 14 نانومترهستیم .سیلیکن جدید شاهد به کارگیری 8 تراشه 8 هسته ای با نودساخت 7 نانومتر است که با قطعه جدید I / O die به صورت مشترک با تمامی هسته ها مرتبط است. این قطعه توسط فناوری InfinityFabric  بدون نیاز به یک اینترفیس سیلیکنی و از طریق یک بستر ، به هسته ها متصل میشود.در مجموع این پردازنده توانسته تعداد 64 هسته پردازشی را در قلب خود جای دهد.

اندازه سطح die در پردازنده جدید بسیار کوچکتر از نسل پردازنده های Zeppelin است ، هر چند که هنوز مشخص نشده که کنترلر حافظه در در این بسته مجتمع شده و یا مانند کنترلر PCIe به صورت ذاتی درون آن قرار گرفته شده است.با اینکه اندازه سطح Die در این تراشه 7 نانومتر کوچکتر شده ، اما دو عدد از آنها ، سطحی به اندازه یک Die در پردازنده های Zeppelin دارند، پس این امر ممکن است که در پردازنده های chiplets خانواده Rome به صورت فیزیکی ، فاقد چیپست پل شمالی و یا حتی جنوبی باشند و تنها راه ارتباطی آنها همان فناوری InfinityFabric باشد.قطعه I/O die اکنون میتواند علاوه بر هندل حافظه ها ، مسیر PCIe ، چیپست پل جنوبی و تعداد 8 کانل حافظه DDR4 به صورت کاملال یکپارچه به مانند آن چیزی که در پردازنده های اینتل دیده ایم ، یک رابط PCI-Express gen 4.0 به همراه سایر ورودی- خروجی ها را هم کنترل کند.

 

منبع : Techpowerup

مترجم : محمد فتحی

[esy2011 598]

هیولا